Ist Low-Power-Design der Schlüssel zur zukünftigen Elektronik? Dieses Papier präsentiert eine umfassende Übersicht über Computer-Aided Design (CAD)-Methoden und -Techniken, die darauf abzielen, den Stromverbrauch in digitalen CMOS-Schaltungen und -Systemen zu minimieren. Dieser Artikel befasst sich mit Herausforderungen und Lösungen auf architektonischer, logischer und physikalischer Abstraktionsebene und bietet eine wertvolle Ressource für Designer, die die Energieeffizienz optimieren möchten. Das Papier untersucht verschiedene Techniken wie dynamische Spannungs- und Frequenzskalierung, Clock-Gating und energiebewusste Logiksynthese, um die Verlustleistung zu reduzieren. Es befasst sich mit den Feinheiten architektonischer Optimierungen, einschließlich Algorithmusauswahl und Hardwarepartitionierung, sowie mit logischen Techniken wie Transistoranpassung und Technologiezuordnung. Darüber hinaus werden physikalische Aspekte wie Layoutoptimierung und Interconnect-Design erörtert. Dieser Übersichtsartikel betont die Bedeutung der Leistungsminimierung im modernen elektronischen Design. Mit abnehmender Technologie wird die Verlustleistung zu einem kritischen Faktor, der die Leistung und Zuverlässigkeit einschränkt. Die Bewältigung dieser Herausforderungen ist für die Entwicklung von leistungsstarken, energieeffizienten Systemen unerlässlich, insbesondere in tragbaren Geräten und eingebetteten Anwendungen.
Diese in ACM Transactions on Design Automation of Electronic Systems veröffentlichte Umfrage steht im Einklang mit dem Fokus der Zeitschrift auf Methoden und Werkzeuge für das Design elektronischer Systeme. Durch die Bereitstellung eines umfassenden Überblicks über Techniken zur Leistungsminimierung trägt dieser Artikel maßgeblich zum Ziel der Zeitschrift bei, die Forschung in den Bereichen Designautomatisierung und stromsparende elektronische Systeme voranzutreiben.