Kann Algorithmusdesign das volle Potenzial von Superskalarprozessoren freisetzen? Dieser Artikel stellt zwei parametrisierte Householder-QR-Faktorisierungsalgorithmen vor, die auf die Cache- und Registerarchitekturen zugeschnitten sind, die in Superskalarprozessoren üblich sind. Algorithmusdesigner müssen Speicherreferenzen rationalisieren und eine effiziente Datennutzung in der gesamten Speicherhierarchie ermöglichen. Es werden Richtlinien für die Auswahl von Parameterwerten entwickelt, die die Cache- und Registernutzung optimieren. Die neuen Algorithmen werden implementiert und auf verschiedenen Systemen leistungsoptimiert, darunter ein Intel Pentium Pro, ein IBM SP2-Knoten und ein Silicon Graphics POWER Challenge XL-Prozessor. Die Ergebnisse demonstrieren die Effektivität dieser Algorithmen bei der Maximierung der Prozessorleistung und bieten wertvolle Einblicke für numerische Berechnungen und lineare Algebra auf modernen Computerplattformen. Durch die Berücksichtigung der spezifischen Herausforderungen von Superskalararchitekturen trägt diese Forschung zum High-Performance Computing bei.
Diese Forschung, die in ACM Transactions on Mathematical Software veröffentlicht wurde, stimmt direkt mit dem Fokus des Journals auf effiziente und zuverlässige mathematische Algorithmen überein. Durch die Vorstellung optimierter Algorithmen für die Householder-QR-Faktorisierung trägt der Artikel zur Weiterentwicklung numerischer Berechnungs- und linearer Algebra-Software bei.